CPU

Central processing unit

Funktion

Mikroprozessoren sind hochkomplexe Maschinen. Sie basieren jedoch auf einem einfachen Grundprinzip. Wer es kennt, versteht auch die Funktionsweise der modernen CPUs.

History

Die Von-Neumann-Architektur besteht aus vier Funktionseinheiten, die in Bild 1 zu sehen sind: Rechenwerk, Steuerwerk, Speicher (Memory) und Ein-/Ausgabeeinheit (I/O-Unit).

Dazu kommen noch die Verbindungen zwischen den Funktionsblöcken - das Bussystem.

Die beiden wichtigsten Einheiten ALU und CU sind heute im Prozessor vereint.

Die CPU als Ganzes übernimmt innerhalb des Von-Neumann-Rechners die Ausführung der Befehle und die hierfür notwendige laufsteuerung.

Von-Neumann-Rechner:Er beinhaltete schon vor 50 Jahren die wesentlichen Bestandteile heutiger PCs.

Von-Neumann-Rechner

Die Anpassung für jedes zu lösende Problem erfolgt mit im Speicher abgelegten Programmen.

Diese Software beinhaltet die Informationen zur Steuerung des Rechners.

Jede Speicherzelle ist mit einer festen Adresse eindeutig identifizierbar.

In ihrer ursprünglichen Form verarbeitet sie mit nur einem Prozessor Schritt für Schritt Befehle und Daten, die aus dem Speicher stammen.

Obwohl Befehle und Daten aus dem gleichen Speicher kommen, gibt es nur eine Busverbindung für Beides dorthin.

So wurde eine hierarchisch gegliederte Speicherstruktur mit Registern und verschiedenen Cache-Ebenen eingeführt.

Die sequenzielle Befehlsausführung wird in der CPU nach Kräften parallelisiert.

Dazu stehen mehrere Funktionseinheiten und Ausführungsebenen bereit.

Erweiterte Architektur

Beispiel-Prozessor: Die erweiterte tecChannel-CPU hat schon alles, was einen einfachen Mikroprozessor ausmacht.

Wie die einzelnen Funktionsblöcke genau arbeiten, klären wir in den folgenden Abschnitten. Bevor wir aber ins Detail gehen, interessiert uns der grundsätzliche Programmablauf im Prozessor:

• Holphase (Fetch): Zunächst muss ein Befehl aus dem Speicher (eventuell in

eines der Register) geladen werden. Wenn sich die gesuchte Information noch nicht im L1-Cache befindet, muss die BIU dafür den Speicher ansprechen.

• Dekodierphase (Decode): Das Steuerwerk untersucht den Befehl hinsichtlich der

vorzunehmenden Arbeitsschritte. Es entscheidet, welche Operation (Addition, Subtraktion, logische Verknüpfung und so weiter) die ALU auszuführen hat.

• Wenn für den Befehl noch Daten (Operanden) geholt werden müssen, steuert das

ebenfalls die CU. Dazu befehligt Sie auch das Adresswerk, das die Position der gewünschten Information ermittelt.

• Ausführungsphase (Execute): Die ALU wird vom Steuerwerk nun angewiesen,

die gewünschte Operation mit den geladenen Daten auszuführen

• Schreibphase (Write Back): Das Ergebnis der Operation landet (abhängig vom

Befehl) in einem der Register oder im Speicher. Um langwierige Zugriffe auf das externe RAM zu vermeiden, sammelt die CPU die Daten eventuell im L1-Cache, damit sie später in einem schnellen Blockschreibvorgang übertragen werden können.

Steuereinheit (CU)

Die CU ist die Kommandozentrale der CPU. Sie steuert alle Abläufe im Innern des Prozessors sowie seine Kommunikation nach außen.

Control Unit: Die CU steuert alle Abläufe im Innern des Prozessors sowie seine Kommunikation nach außen.

Rechenwerk (ALU)

Die ALU ist in der CPU für die Rechenarbeit zuständig. Alle aktuellen PC-Prozessoren besitzen neben einem oder mehreren dieser Rechenwerke für Ganzzahlen auch solche für Fließkommaarithmetik. Die FPUs ignorieren wir bei der Erläuterung der prinzipiellen Funktionsweise einer CPU, weil sie prinzipiell mit einer ALU gleichzusetzen ist.

Arithmetical and Logical Unit: Die ALU und ihr Datenweg. Die Hilfsregister für die Operanden und Ergebnisse gehören zu diesem nktionsblock.

Adresseinheit (AU) & Busschnittstelle (BIU)

Address Unit: Die AU sorgt für die Berechnung der Adresse. In modernen CPUs verseht eine leistungsfähigere MMU diesen Dienst.

Cache-Grundlagen

Cache Interna: Der prinzipielle Aufbau eines Caches (oben) sowie die Adressauswertung im Cache-Controller (unten).

Cache-Organisation

Assoziativspeicher: Der teilassoziative Mehrweg-Cache beinhaltet im Prinzip mehrere Direct Mapped Caches plus Statistik-Bits (LRU).

Pipeline-Verfahren

Pipeline in Funktion: Mit der Pipelining-Technik lässt sich die Befehlsausführung beschleunigen.

Superskalare Architektur

Parallel ist schneller: Superskalare Architekturen mit einer doppelten Pipeline (oben) und parallel arbeitenden Ausführungseinheiten (unten).